Железо

TSMC внедряет настоящую 3D-упаковку полупроводников

Застой уже на горизонте. Замедление темпов перехода на новые технологические нормы для выпуска полупроводников заставляет производителей и разработчиков искать иные средства для увеличения сложности и функциональности решений. Один из способов обойти это ограничение заключается в возможности упаковать в один корпус микросхемы несколько кристаллов, чтобы внешне всё работало как один чип с минимальными задержками. Техпроцесс с нормами 5 нм обещает родиться в муках и прийти надолго. При этом кристаллы должны быть расположены как можно ближе друг к другу.

NVIDIA Tesla P100 (пример упаковки TSMC )

NVIDIA Tesla P100 (пример упаковки TSMC CoWoS, GPU и HBM)

Сегодня для этого используются так называемые сквозные соединения TSVs (каналы металлизации), диаметр которых снизился с сотен до единиц микрон. Другое требование — соединяющие кристаллы проводники должны быть скрыты внутри кристаллов, а не так, как раньше — в виде сотен тоненьких проводников, которые оплетают кристаллы со всех сторон и уходят «корнями» в контактную площадку вокруг основания кристаллов. Для этого всё ещё используется упаковка 2. С использованием TSVs-соединений научились выпускать память HBM, однако логику пока не упаковывают в 3D. С помощью упаковки 2. 5D. Данный способ предполагает использование кремниевого моста, что значительно увеличивает площадь и объём решения. 5D выпускаются GPU AMD с памятью HBM (упаковка компаний Amkor Technology и Advanced Semiconductor Engineering) и GPU NVIDIA с памятью HBM2 (упаковывает TSMC). Какое же это 3D?

Два актуальных варианта 2.5D упаковки кристаллов на заводе TSMC

Два актуальных варианта 2.5D упаковки кристаллов на заводе TSMC

5D-упаковка TSMC называется CoWoS (Chip on Wafer on Substrate). Уточним, 2. «Настоящее 3D» компания обещает реализовать в упаковке WoW (wafer-on-wafer). Использовать CoWoS компания начала в 2012 году для упаковки 28-нм решений. В любом случае в месте стыка должны быть созданы группы мельчайших контактов, которые надо будет совместить с величайшей точностью. Технология WoW подразумевает монтаж кристаллов непосредственно друг на друга либо со стороны элементов, либо со стороны пластин. В последнем случае, как нетрудно догадаться, вопрос отвода тепла от среднего уровня будет стоять довольно остро. Технология допускает монтаж двух или трёх кристаллов.

Пример упаковки Wafer on Wafer (Cadence)

Пример упаковки Wafer on Wafer (Cadence)

Так, TSMC расширила список технологий InFO (Integrated Fan Out). Кроме упаковки WoW компания предложила ряд других вариантов, часть из которых является недорогой альтернативой CoWoS. По технологии InFO, например, с 2016 года выпускаются SoC для Apple и для других разработчиков SoC для смартфонов. Если CoWoS и WoW ориентированы на высокопроизводительные решения (за счёт качественных соединений моста, либо в случае прямого контакта), то InFO — это просто залитые компаундом контактные группы и кристалл или кристаллы. С текущего года технология InFO получит четыре разновидности: Info-MS, InFO-oS, MUST (multi-stacking) и InFO-AIP. Эта технология позволяет разместить над процессором модуль памяти и сделать конструкцию компактнее и тоньше (моста-то нет).

Шаг контактов снижен с 5 до 2 мкм, а горизонтальное расположение кристаллов ещё немного снизит стоимость упаковки. Технологии Info-MS и InFO-oS помогут упаковать вместе с SoC память HBM и DRAM. Последний подход обещает на 10 % уменьшить площадь решения и на 40 % увеличить усиление антенны. Технология MUST поможет упаковать до трёх кристаллов в столбик (друг на друге), а технология InFO-AIP — это упаковка для радиокомпонентов с антенной сверху. Ожидается, что такие упаковки будут востребованы для выпуска решений для сетей 5G.

Теги
Показать больше

Похожие статьи

Добавить комментарий

Ваш e-mail не будет опубликован. Обязательные поля помечены *

Кнопка «Наверх»
Закрыть