lmc
-
Хабрахабр
Проектирование процессора (CPU Design) LMC
Часть IЧасть IIЧасть III Это полная версия предыдущей статьи. Спроектируем Little Man Computer на языке Verilog. Статья про LMC была на Хабре. Online симулятор этого компьютера здесь. Данные загружаются в ОЗУ из data_in по адресу adr при поступлении тактового сигнала clk. Напишем модуль оперативной памяти (ОЗУ), состоящий из четырех (ADDR_WIDTH=2) четырёхбитных (DATA_WIDTH=4) слов. module R0 #(parameter ADDR_WIDTH = 2, DATA_WIDTH…
Читать далее » -
Хабрахабр
Проектирование процессора на языке Verilog
Спроектируем Little Man Computer на языке Verilog. Статья про LMC была на Хабре.Online симулятор этого компьютера здесь. Сперва создадим устройство, позволяющее производить загрузку данных в ОЗУ.Напишем модуль ОЗУ на языке Verilog. module R0 #(parameter N = 2, M = 4) ( input clk, input [N-1:0] adr, input [M-1:0] data_in, output [M-1:0] RAM_out ); reg [M-1:0] mem [2**N-1:0]; always @(posedge clk)…
Читать далее » -
Хабрахабр
Little Man Computer на языке Verilog
Спроектируем Little Man Computer на языке Verilog. Статья про LMC была на Хабре.Online симулятор этого компьютера здесь. Данные загружаются в ОЗУ из data_in по адресу adr при поступлении тактового сигнала clk. Напишем модуль оперативной памяти (ОЗУ), состоящий из четырех (N=2) четырёхбитных (M=4) слов. module R0 #(parameter N = 2, M = 4) ( input clk, //тактовый сигнал input [N-1:0] adr,…
Читать далее »