fpga/asic
-
Хабрахабр
Хеш-функция Стрибог. Особенности аппаратной реализации на System Verilog
О чем статья На просторах интернета есть несколько статей об алгоритме получения хеш-функции Стрибог (ГОСТ 34. 11-2012), в том числе и на Хабре. Однако везде в качестве примера приводится реализация на языках программирования C, C#, Python и других. То есть идет последовательное выполнение операций алгоритма. В данной статье я хочу затронуть аппаратную реализацию на языке System Verilog, уделить внимание распараллеливанию…
Читать далее » -
Хабрахабр
Простое CPU ядро на ПЛИС
Рисунок 1 – функциональная блок схема «NMR» Интереса ради сделал максимально простенькое процессорное ядро, о чем, собственно, и хочу рассказать, может кому-то пригодится, планирую в небольшом цикле статей представить наработки по этому проекту в открытой форме от HDL до разнообразных плат в модульном формате под это дело. Для себя поставил такое ТЗ: Описание максимально унифицированное, написанное одним файлом и без…
Читать далее » -
Хабрахабр
Сверхдлинное преобразование Фурье на FPGA
Всем привет! В этой статье я хочу рассказать про реализацию алгоритма сверхдлинного быстрого преобразования Фурье на ПЛИС. Написать эту статью меня побудило желание поделиться личным практическим опытом, который не хотелось бы потерять, оставив информацию только у себя в голове. А поскольку я больше не занимаюсь задачами цифровой обработки сигналов на ПЛИС, то я просто обязан передать доступные мне знания. В…
Читать далее » -
Хабрахабр
Реализация целочисленного БПФ на ПЛИС
Всем привет! Однако, эти ядра не оптимальны, обладают набором «особенностей» и требуют дальнейшей доработки. Однажды меня спросили заказчики, нет ли у меня в проектах целочисленного БПФ, на что я всегда отвечал, что это уже сделано другими в виде готовых, хоть и кривых, но бесплатных IP-ядер (Altera / Xilinx) – берите и пользуйтесь. В связи с чем, уйдя в очередной плановый…
Читать далее » -
Хабрахабр
[Из песочницы] Chisel — (не совсем) новый подход к разработке цифровой логики
Реюзабилити кода на verilog доставляет массу неудобств, даже с использованием generate, макросов и фишек system verilog. С развитием микроэлектроники, rtl дизайны становились все больше и больше. Chisel же, дает возможность применить всю мощь объектного и функционального программирования к разработке rtl, что является достаточно долгожданным шагом, который может наполнить свежим воздухом легкие разработчиков ASIC и FPGA. В дальнейшем, если тема будет…
Читать далее » -
Хабрахабр
[Из песочницы] Тренды в проектировании FPGA. Перевод
Уже не первый год Wilson Research Group проводит исследование по тенденциям в сфере FPGA и ASIC. По данным исследованиям можно определить основные векторы развития и изменения, которые происходят в мире программируемой логики. Затравка На Хабре, да и где либо еще не так часто можно найти информацию об аналитике рынка разработки под FPGA. Не понятно что и как меняется, хотя казалось…
Читать далее » -
Хабрахабр
[Из песочницы] Тренды в проектировании FPGA. Перевод
Уже не первый год Wilson Research Group проводит исследование по тенденциям в сфере FPGA и ASIC. По данным исследованиям можно определить основные векторы развития и изменения, которые происходят в мире программируемой логики. Затравка На Хабре, да и где либо еще не так часто можно найти информацию об аналитике рынка разработки под FPGA. Не понятно что и как меняется, хотя казалось…
Читать далее » -
Хабрахабр
FPGA-ускорители уходят в облака
Появление на рынке FPGA-ускорителей, которые можно перепрограммировать сколь угодное число раз, причем на языке высокого уровня типа "С", стало настоящим прорывом в нише высокопроизводительных вычислений. Но не меньшим прорывом стала возможность использовать технологию FPGA, не покупая эти весьма дорогостоящие адаптеры (цена в России от 250 тыс.руб.), — а просто арендуя выделенный сервер с ускорителем в облаке провайдера. Введение или о…
Читать далее »