Главная » Хабрахабр » Полезные советы по использованию HyperLynx DDR Wizard для анализа QDR4

Полезные советы по использованию HyperLynx DDR Wizard для анализа QDR4

Quad Data Rate (QDR-IV) является стандартом высокопроизводительной памяти для сетевых применений и идеально подходит для нового поколения сетевых устройств, коммуникационного оборудования и вычислительных систем.

Этот блок способен обработать все одноразрядные ошибки памяти, в том числе, вызванные космическими лучами и альфа-частицами. QDR-IV SRAM-память имеет встроенный блок обнаружения и коррекции ошибок (ECC), обеспечивающий целостность данных. 01 сбоев/МБ. В результате модули памяти будут иметь коэффициент ошибок программ (SER) не более 0. QDR-IV снабжена функцией программируемой чётности адреса, которая обеспечивает целостность данных на адресной шине.

Отличительные особенности QDR SRAM памяти:

  • Встроенный модуль коррекции ошибок обеспечивает целостность данных и исключает программные ошибки
  • Модули доступны в двух версиях: QDR-IV HP (скорость передачи данных 1334 Мтранз/с) и QDR-IV XP (скорость передачи данных 2132 Мтранз/с)
  • Два независимых двунаправленных порта данных памяти DDR1
  • Функция инверсии шины для снижения шумов при одновременном подключении линий ввода и вывода
  • Встроенная схема согласования (ODT) снижает сложность плат
  • Тренинг на перекос для улучшения временных характеристик захвата сигнала
  • Уровень сигналов ввода-вывода: от 1.2В до 1.25В (высокоскоростная приёмопередающая логика (HSTL)/терминированная логика (SSTL)), от 1.1В до 1.2В (POD2)
  • 361-выводной корпус FCBGA3
  • Разрядность шины: x18, x36 бит

Введение

DDRx Wizard является простым в использовании инструментом в HyperLynx, который позволяет в пакетном режиме контролировать временные осциллограммы и проводить анализ целостности сигнала стандартных протоколов DDR JEDEC. DDRx Wizard может быть запущен как на этапе пред топологического анализа по сценарию «что, если», так и на полностью оттрассированной плате. Кроме того, инструмент позволяет импортировать большинство форматов моделей, созданных крупными поставщиками микросхем.

В этой статье будет подробно представлено использование интерактивного помощника для анализа проектов, реализующих протокол QDR4 (рис. DDRx Wizard позволяет проверить все биты шины памяти на соответствие целостности сигнала, а также на соответствие требованиям синхронизации между сигналами. 1).

1.
Рис. Внутренняя архитектура QDR на примере модуля CY7C4142KV13 (кликабельна)

Первый взгляд на QDR-IV в HyperLynx DDRx WIZARD

Протокол QDR-IV определяет две однонаправленных пары сигнала строба данных: один для считывания данных, другой для записи, которые поддерживают независимую друг от друга работу и одновременные операции считывания и записи, причем порты могут работать на разных частотах (рис. 2). Таким образом, риск сбоя работы полностью исключен.

2.
Рис. Наличие раздельных портов считывания и записи в архитектуре QDR SRAM

QDR IV обычно реализуется с помощью x36 или x18 разрядной шины (см. Для этого протокола DDRx Wizard будет использовать отдельные стробы для операций чтения и записи данных. 3а и 3б). рис.

imageРис. 3а. QDR- IV, x36-бит

imageРис. 3б. QDR- IV, x36-бит

DDRx Wizard позволяет проводить моделирование QDR-IV в три этапа:

  • Проверка чтения данных
  • Проверка записи данных
  • Проверка шины адреса/управления

В виду того, что проверку шины адреса/управления можно проводить независимо от проверок чтения/записи данных, это может сэкономить вам время, за счет совмещения этого этапа с любым из этапов тестирования данных. Далее описаны все три сценария данных тестов.

Технологические особенности

QDR-IV поддерживает технологию псевдо открытый сток (POD) и терминирующую логику Stub Series Terminated Logic (SSTL) (рис. 4).

4.
Рис. Различия POD и SSTL

5), так как тут нет поддержки Vref training, как в случае с модулем DDR4’s POD. Независимо от используемого стандарта логики, выберите LPDDR3 в качестве технологии (рис. Поскольку QDR-IV использует двойную скорость передачи данных для адресных сигналов, подобных LPDDR3, рекомендуется выбрать эту опцию. Вместо этого здесь используются фиксированные значения Vref и Vinh/Vinl, аналогичные DDR3 и LPDDR3. Далее введите скорость передачи пользовательских данных, например, 1866 MT/s или 2133 MT/s, где MT/s – число мегатранзакций в секунду (megatransfers per second).

5.
Рис. Выбор стандарта логики

Сигнал данных: операция чтения

Для операций чтения сигнала данных DRAM будет управлять сигналами DQ совместно с дифференциальными стробами сигналами QK. Таким образом, настройка фокусируется на операции чтения данных, и назначает нужные цепи (сигналы) к соответствующему QK стробу.
В разделе Nets to Simulate (рис. 6), установите галочку «Только циклы чтения» (Read Cycles Only). Чекбоксы Clock-to-strobe и Address checks не являются обязательными.

Также, проверьте установку чекбокса Compensate signal launch skews to account for variations in time-to-Vmeasure.

6.
Рис. Чтение данных

7).
В разделе Data Nets, проверьте правильность соответствия сигналов каждому стробу. Убедитесь в том, что выбраны все необходимые стробы данных (рис. 8а и 8б). Обратите внимание, что для х18 и х36 разрядных шин сигналы отличаются, поэтому убедитесь в правильности распиновки конкретно под ваш случай (рис.

7.
Рис. Чтение строба данных

8a.
Рис. Группа сигналов для 36-разрядной шины

8б.
Рис. Группа сигналов для 18-разрядной шины

Все эти требования, в дополнение к другим временным значениям, необходимы мастеру DDRx Wizard для проверки результатов. Проверка параллельных шин обычно выполняется установкой/выдержкой времени между стробом и сигналом. Кроме того, информация о тайминге по умолчанию для LPDDR3 несовместима с QDR-IV. Эти значения могут отличаться от микросхемы к микросхеме, поэтому рекомендуется вводить значения, применимые к конкретному устройству памяти. Итак, вся информация по таймингам для QDR-IV должна быть введена и соответствовать документации на вашу микросхему.

9), который предлагает пользователю заполнить несколько форм для последующей генерации временных значений либо можете отредактировать . Это можно сделать либо с помощью мастера синхронизации (Timing Wizard) (рис. V -файлы синхронизации, соответствующие вашему контроллеру и DRAM.

9.
Рис. Настройка значений тайминга

Обратите внимание: поскольку моделирование выполняется в режиме LPDDR3, то и результаты должны быть интерпретированы соответствующим образом.

Сигнал данных: операция записи

Операция записи данных и ее анализ подобен анализу для операции чтения, описанному выше. Но есть два ключевых отличия, которые мы сейчас рассмотрим. За исключением этих двух нюансов, шаги, выполняемые для операции чтения данных, можно повторить для симуляции записи данных.

10) убедитесь, что выбран параметр Write Cycles Only. В разделе Nets to Simulate (рис.

И не забудьте убедиться, что установлен флажок Compensate Skew Launch to account for variations in time-to-Vmeasure checked. Также существует возможность имитировать операции записи адресного сигнала (Address Signal write Operations).

10.
Рис. Запись данных

11). Убедитесь, что в разделе Data Strobe выбраны правильные стробы (рис. 12 и 13). Ключевое различие между транзакцией чтения и транзакцией записи — это строб, используемый для синхронизации данных, этот строб отличается от строба, используемого для операции чтения данных (рис.

11.
Рис. Стробы данных записи

12.
Рис. Группы сигналов строба записи (36-разрядной шины)

13.
Рис. Группы сигналов строба записи (18-разрядной шины)

Шина адреса, команд и управления

QDR-IV использует дифференциальные клоки CK/CK# для выбора сигналов управления, адреса и командных сигналов. Передний фронт сигнала CK используется для ввода информации о порте A, а задний — для отбора информации о порте B.

Это очень похоже на поведение LPDDR3. Принимая во внимание обеспечение целостности сигнала, осциллограммы для адресных линий должны соответствовать требованиям к установке и задержкам, как переднего, так и заднего фронта тактового сигнала.

Значит, эти сигналы синхронизируются только на одном из двух фронтов тактовых импульсов. Сигналы LDA#, LDB#, RWA# и RWB# синхронизируются с одной скоростью передачи данных (single-data-rate). Сигналы LDA# и RWA# синхронизируются по нарастающему фронту синхроимпульса, а сигналы LDB# и RWB# — по спадающему фронту.

Это означает, что для обеспечения целостности сигналов, значения тайминга для LDB# и RWB# должны быть почти одинаковыми, если не идентичными при выборке на переднем или заднем фронте синхросигнала. Клоки в значительной степени симметричны — передний дифференциальный фронт не сильно отличается от заднего. Сигналы управления LPDDR3 синхронизируются так же только по переднему фронту.

Следующие шаги специфичны для моделирования шин адреса, команд и управления при использовании QDR-IV.

14). Убедитесь, что В разделе Nets to Simulate установлен флажок Address, Command and Control timing (relative to clocks) (рис.

14.
Рис. Установите флажок Address, Command and Control timing

В разделе Clock Nets удостоверьтесь в том, что выбрана дифференциальная пара тактовых сигналов CK/CK# (рис 15).

15.
Рис. Выбор дифференциального синхросигнала

Кроме того, задайте сигналы AP и AINV (рис. В разделе Addr/Comm Nets убедитесь, что биты А [20:0] выбраны для устройств с разрядностью x36, а биты А [19:0] — для устройств с разрядностью x18. 16 и 17).

16.
Рис. Настройки для х36-битных шин

17.
Рис. Настройки для х18-битных шин

18). В разделе Control Nets выберите сигналы LDA#, LDB#, RWA# и RWB# (Рис.

18.
Рис. Сигналы управления

Остальная часть моделирования и оценки результатов аналогична LPDDR3. Как и в случае моделирования сигнала данных, убедитесь, что вы используете правильные файлы с параметрами тайминга.

«Интерпритация результатов отчета HyperLynx DDRx»

Заключение

Следуя несложным инструкциям, приведенным в этой статье, можно извлечь выгоду и эффективно использовать пакет помощника DDRx Wizard для моделирования и проверке шин QDR-IV.

Надеюсь данный мануал будет кому-то полезен.
С уважением, Филипов Богдан (pbo).

Также пользуясь случаем, хочу пригласить разработчиков РЭУ на семинар, который организуют компании Нанософт и Mentor Graphics:

«Новое поколение решений для проектирования электронных устройств от Mentor Graphics»


Оставить комментарий

Ваш email нигде не будет показан
Обязательные для заполнения поля помечены *

*

x

Ещё Hi-Tech Интересное!

[Из песочницы] Как уехать работать на Лазурный берег и получить французский паспорт за 3 года

Рассказ будет основан на моем личном опыте, но это все же не описание моей биографии, потому что в моем случае многие решения были неоптимальными. Здесь я расскажу, как получить французский паспорт за 3 года, работая при этом в ИТ на ...

[recovery mode] Решение проблемы обнаружения центральной линии сосуда

Суть задачи В процессе медицинской диагностики может возникнуть необходимость исследовать сосуды пациента. Такое исследование называется ангиографией. С появлением томографов в дополнение к классической ангиографии появились методы МРТ и КТ ангиографии, которые в отличие от традиционной ангиографии, дающей только плоскую картинку ...