Главная » Хабрахабр » [Из песочницы] Тренды в проектировании FPGA. Перевод

[Из песочницы] Тренды в проектировании FPGA. Перевод

Уже не первый год Wilson Research Group проводит исследование по тенденциям в сфере FPGA и ASIC. По данным исследованиям можно определить основные векторы развития и изменения, которые происходят в мире программируемой логики.

image

Затравка

На Хабре, да и где либо еще не так часто можно найти информацию об аналитике рынка разработки под FPGA. Не понятно что и как меняется, хотя казалось бы изменений и интереса к рынку довольно много. Люди, далекие от ПЛИС и те слышали о покупке Altera Intel'ом.

Данный пост призван все исправить и внести порядок и ясность в ряды хардверщиков. Так почему же нет никакой информации? А еще пытается закончить холивар между сторонниками Verilog/SystemVerilog и VHDL.Ура!

Если будет большой интерес — можно будет написать отдельный пост. И еще… здесь приводятся основные тезисы по FPGA, если вам нужны по ASIC — ссылки на источники есть в футере.

Начнем

Большинство участников проводимого опроса — это разработчики электроники(hardware designer), инженеры по верификации(verificarion engineer).

Исследование выявило тенденцию по увеличению количества встраиваемых процессоров в проектах ПЛИС с 2014 года(увеличилось с 56% до 59%).

И понятно почему. Увеличение незначительное. Проекты, использующие встроенные процессоры добавляют сложности к верификации из-за «хардверного» и «софтверного» взаимодействия, а также необходимости реализации сложных интерфейсов.

Реализация проектов со встроенным процессором на них заметно упростилась и теперь 36% FPGA проектов релизуются именно на этих чипах. Рынок программируемых SoC FPGA, таких как ZYNQ от Xilinx, Arria/Cydone от Altera(Intel) и SmartFusion от Microsemi растет.

image

Вместе с этим растет и доля проектов, использующих стандартизированные интерфейсы на кристалле вместо проприетарных. Рост AMBA связан с тем, что в указанных выше чипах, как правило, встроенным процессором является ARM. Да и стандарт открыт.

image

Теперь о верификации

48% времени, потраченного на проект отводится на верификацию. Это значение растет. Так, например в 2014 году на верификацию уходило 46%, а в 2012 — 43% времени проекта.
Если посмотреть на среднее время, которое инженеры по верификации тратят, выполняя различные задачи, связанные с конкретным проектом — мы увидим, что большую часть времени они тратят на нахождение и устранение ошибок. Как правило, от проекта к проекту это время значительно отличается.

image

Следующие данные помогут объяснить менеджеру почему ты так долго не сдаешь проект в срок 🙂

Если вы выполните свой проект за срок в полтора раза превышающий запланированный — вы окажетесь далеко не исключением (примерно каждый десятый проект сдается именно так).
Во время или раньше срока сдаются лишь 35% проектов.

image

Как правило отставание от сроков связано с тем, что 78% проектов имеют «непростые» ошибки. Как минимум 30% проектов имеют одну ошибку и зависимость количества проектов от количество ошибок имеет вид распределения Рэлея.

Самой популярной ошибкой, требующей переработки проекта остается логическая или функциональная ошибка, затем ошибки с тактированием, в аналого-цифровых схемах, ошибки в файле прошифки для процессора и т.д. Типы ошибок в FPGA проектах можно распределить по категориям от наиболее популярных к менее.

Основными причинами появлениями ошибок в логике и функциональности работы проекта являются:

image

1. Ошибки в дизайне, 2. Изменения в спецификации, 3. Некорректная или неполная документация, 4. Ошибки в своих или сторонних IP-блоках/тестбенчах и прочих элементах проекта

В качестве инструментов тестирования все чаще используют ассерты, функциональное и кодовое покрытие и случайно-ограниченное симулирование:

image

47% проектов адаптированы под верификацию ассертами как стратегия верификации кода.

image

HDL языки и не только

Языки, которые используют для проектирования RTL.

И это общемировой тренд. Здесь наблюдается снижение количества VHDL кода в проектах. Но это снижение в меньшей степени касается европейских разработчиков, где FPGA проекты на 79% написаны на VHDL, когда в среднем по миру этот показатель 62%.

image

Языки, использующиеся в тестах

Но тут европейские разработчики очень сильно отличаются от остального мира. Здесь несомненным лидером является SystemVerilog. В Европе VHDL для верификации используется в 66% случаев, в то время как SystemVerilog в 41%.

image

Так что VHDL в некотором роде жив. Не понятно, конечно, почему именно в Европе статистика отличается от общемировой. Возможно, это связано с обучением в университетах. Хотя с другой стороны мне приходилось фрилансить и были заказы американских студентов, причем почти все они были на VHDL.

На этом все.

Надеюсь, статья была вам чем-то полезна.

Подробнее почитать можно здесь —

Источники по FPGA:

Раз
Два
Три

Источники по ASIC:

Раз
Два
Три


Оставить комментарий

Ваш email нигде не будет показан
Обязательные для заполнения поля помечены *

*

x

Ещё Hi-Tech Интересное!

Сервис для торговли на бирже Robinhood обвинили в продаже данных о заявках пользователей высокочастотным трейдерам

В частности, там утверждается, что сервис, предлагающий пользователям возможность торговли на бирже без комиссий, продает данные о выставляемых ими заявкам высокочастотным трейдерам. Издание о финансах и технологиях Seeking Alpha опубликовало расследование о деятельности финансового стартапа Robinhood. В чем дело Журналисты ...

Удаленное выполнение кода в Microsoft JET Database Engine

 Участник проекта Zero Day Initiative Lucas Leong (Trend Micro) раскрыл подробности о наличии критической уязвимости в Windows, позволяющей удаленно выполнить произвольный код в контексте текущего процесса. Для успешной эксплуатации проблемы потребуется участие пользователя, который должен открыть вредоносный файл или перейти ...