Хабрахабр

[Из песочницы] Распознавание цифровых схем. Асинхронный счётный триггер

10. Борис Цирлин и Александр Кушнеров
30. 2019

В этой статье мы покажем, что две транзисторные схемы из патентов являются вариантом асинхронного счётного триггера (АСТ). Для опытного разработчика схем не составляет большого труда узнать знакомую схему, в каком бы виде она не была нарисована. Это может рассматриваться как неисправность. По сравнению со стандартной схемой, в схемах из патентов отсутствуют некоторые транзисторы. АСТ, реализованный только на элементах ИЛИ-НЕ [1] или только на элементах И-НЕ известен как гарвардский триггер. Мы покажем, что, если такая же неисправность возникает в стандартной схеме, она продолжает работать правильно. 1, где g7 – это индикатор завершения переходных процессов. Оба варианта схем показаны на Рис. На Рис. В дальнейшем мы его рассматривать не будем. 1 показаны также графы сигнальных переходов (STG) [2] построенные в Workcraft [3].

1. Рис. Асинхронный счётный триггер (АСТ) и его STG.

Транзисторные схемы элементов 2И-НЕ и 2ИЛИ-НЕ показаны на Рис. Обратим внимание, что в обоих вариантах АСТ есть три пары элементов (g1, g2), (g4, g5) и (g3, g6), которые имеют общий вход. Трёхвходовые элементы устроены аналогично и содержат 6 транзисторов. 2.

2. Рис. Транзисторные схемы элементов 2И-НЕ и 2ИЛИ-НЕ.

Соединим эти входы вместе и подключим к земле (лог. Возьмём два элемента 2ИЛИ-НЕ и выберем у каждого вход, где p-MOS транзистор подключён к Uпит. Оба транзистора откроются и напряжение на их стоках будет равным Uпит. 0). 3? Достаточно ли этого чтобы безопасно соединить стоки и заменить два транзистора на один, как показано на Рис. Нужно проверить что произойдёт если на общий вход подать лог. Нет. Выходы обоих элементов соединятся с землёй, и мы будем иметь мостиковую схему из четырёх p-MOS транзисторов. 1. Легко показать, что ни в одной из них не возникает короткого замыкания между Uпит и землёй. Для оставшихся двух входов имеем четыре комбинации 0 и 1.

3. Рис. Два элемента 2ИЛИ-НЕ, имеющие общий вход.

4. Рассмотрим теперь схему распределителя импульсов [4] на Рис. 3, мы можем перерисовать эту схему как показано на Рис. Пользуясь Рис. В ней уже можно узнать АСТ на Рис. 5. 1, однако, там элементы g3 и g6 имеют 3 входа.

4. Рис. Схема распределителя импульсов из [4].

5. Рис. 4. Вариант схемы на Рис.

Влияет ли это на правильную работу схемы? Затворы транзисторов 11 и 12 можно рассматривать как входы элементов 3ИЛИ-НЕ, в которых третий p-MOS транзистор закорочен. Для этого удалим все остальные сигналы в соответствующем STG на Рис. Рассмотрим порядок появления сигналов in, g2 и g6 на входе элемента g3. 6. 1 как показано на Рис.

6. Рис. Сигналы in, g2, g6 и g3. STG для ИЛИ-НЕ.

Однако, как видно из Рис. Поскольку третий p-MOS транзистор закорочен, переключение g3+ может произойти после переключений in- и g6- (в любом порядке) без разрешающего переключения g2-. Перед переключением g2+ элемент g3 уже находится в 0, а на его входе g6 всё ещё 0, т.е. 6, на участке от g2+ до g2- есть только in- и g6+, поэтому запрещённого переключения g3+ не происходит. Переключение g2+ открывает транзистор 11 и должно выключить закороченный p-MOS транзистор. первый p-MOS транзистор открыт. Таким образом, через два открытых p-MOS транзистора и открытый транзистор 11 начинает течь ток от Uпит к земле. Этого не происходит, более того, переключение in- открывает второй p-MOS транзистор. В течении этого времени транзистор 11 обеспечивает 0 на выходе g3. Это продолжается короткое время, пока следующее переключение g6+ не закроет первый p-MOS транзистор. Допустим сопротивления открытых p-MOS и n-MOS транзисторов одинаковы и равны R, тогда после переключения in- напряжение на g3 подскакивает с 0 до (1/3)Uпит, но это в идеальном случае. Как именно? Так или иначе, это напряжение будет меньше, чем (1/2)Uпит и означает лог. На практике, между g3 и землёй есть какая-то паразитная ёмкость, напряжение на которой возрастает плавно и может не достигнуть (1/3)Uпит. Для транзистора 12 всё аналогично, он короткое время обеспечивает 0 на выходе g6. 0. 7. Таким образом, задержки элементов g6 и g3 определяют два отрезка времени, когда триггер потребляет большой ток примерно равный Uпит/(3R).
Рассмотрим теперь схему счётного триггера [5] на Рис. 1. Здесь транзисторы 11, 12, 24, 23 образуют элемент 2И-НЕ, который по видимому, является индикатором АСТ на Рис. Обратим внимание на то, что транзистор 18 подключён к земле и аналогично примеру на Рис. Другой элемент 2И-НЕ образован транзисторами 7, 13, 25 и 18. Второй элемент 2И-НЕ, куда входит транзистор 18, образован транзисторами 5, 9, 21, а третий – это 3И-НЕ на транзисторах 2, 4, 16, 20. 3, является общим для трёх элементов И-НЕ. Схема на Рис. В параллель с транзисторами 2 и 4 должен стоять третий p-MOS транзистор, но он отсутствует. 8. 7 симметрична, для лучшего понимания перерисуем её как показано на Рис.

7. Рис. Схема счётного триггера из [5].

8. Рис. 7. Вариант схемы на Рис.

8 переключаться правильно, если третий p-MOS транзистор в параллель отсутствует? Будут ли выходы g3 и g6 на Рис. 9, который, как и в предыдущем случае, получен из соответствующего STG на Рис. Это будет понятно после анализа STG на Рис. 1 удалением всех сигналов, кроме in, g2, g6 и g3.

9. Рис. Сигналы in, g2, g6 и g3. STG для И-НЕ.

Любое из обратных переключений in-, g6- или g2- должно вызвать переключение g3+. Элемент g3 – это 3И-НЕ, поэтому после переключений in+, g6+ и g2+ (в любом порядке) произойдёт переключение g3-. Как видно из Рис. Однако, g2- не может открыть отсутствующий p-MOS транзистор, поэтому g3 останется в 0 и будет ждать переключения in- или g6-. С другой стороны, этот транзистор должен обеспечивать лог. 9, на участке от g3- до g3+ переключения g2- нет и p-MOS транзистор здесь не нужен. Рассмотрим на Рис. 1 на g3, когда in и g6 переключаются произвольно. Переключение g2- закрывает транзистор 19. 9 участок от g3+ до g2+. Элемент g6 остаётся в 1, т.е. Далее, переключение in+ закрывает транзистор 1 и открывает транзистор 15. Таким образом, in+ отключает g3 и от земли, и от Uпит. транзистор 17 открыт, а транзистор 3 закрыт. 1, поскольку на практике между g3 и землёй есть паразитная ёмкость, которая заряжена до Uпит. Тем не менее, на g3 удерживается лог. Для второй половины схемы всё аналогично. Переключение g6- открывает транзистор 3 и подключает эту ёмкость к Uпит. На практике важно чтобы ток утечки транзисторов 19 и 20 был маленьким, иначе за отведённое время ёмкость может разрядится ниже (1/2)Uпит. Таким образом, задержки элементов g6 и g3 определяют время, в течении которого состояние запоминается на ёмкости.

1, в схемах на Рис. По сравнению со стандартным АСТ на Рис. 8 функция установки в 1 элемента 3ИЛИ-НЕ и функция сброса в 0 элемента 3И-НЕ повреждена. 5 и на Рис. Для стандартной схемы (без g7) нужно 28 транзисторов. Это означает, что стандартный АСТ продолжит работать правильно, даже если в элементах g6 и g3 возникнет соответствующая неисправность. 4 и на Рис. Для схем на Рис. Если вернуть недостающие p-MOS транзисторы, эти схемы будут работать надёжнее. 7 (без транзисторов 11, 12, 24, 23) нужно соответственно 23 и 22 транзистора. 7 не обязательно говорит о том, что она лучше схемы на Рис. Минимальное количество транзисторов в схеме на Рис. 1. 4 и лучше схемы на Рис. Помимо количества транзисторов и потребляемого тока есть другие важные параметры, например,

  1. сложность дополнительной схемы для установки начальных состояний
  2. нагрузочная способность (скорость перезарядки ёмкости нагрузки)
  3. скорость выхода из метастабильного состояния
  4. количество и значения паразитных ёмкостей
  5. количество и значения токов утечки
    Сравнительный анализ этих параметров, как и обсуждение схем АСТ реализованных на других элементах, выходит за рамки этой статьи.

T. Литература
[1] G. Patent US3139540, 30 Jun. Osborne, «Asynchronous binary counter register stage with flip-flop and gate utilizing plurality of interconnected NOR circuits». Я. 1964.
[2] Л. В. Розенблюм и А. 36-40, 1988.
[3] https://workcraft.org
[4] В. Яковлев, «О новой графической форме иллюстрации сущности изобретения,» Вопросы изобретательства, № 11, pp. Горячев, Б. И. Мансуров, Я. М. Мартыненко и Р. Д. Талибов, «Четырехфазовый распределитель импульсов». Г. 06. Авторское свидетельство SU342299, 14. И. 1972.
[5] В. М. Варшавский, Н. Б. Кравченко, В. С. Мараховский и Б. Авторское свидетельство SU1398069, 23. Цирлин, «Счетный триггер на КМОП-транзисторах». 1988. 05.

Теги
Показать больше

Похожие статьи

Добавить комментарий

Ваш e-mail не будет опубликован. Обязательные поля помечены *

Кнопка «Наверх»
Закрыть