Главная » Железо » DARPA мечтает радикально упростить проектирование чипов

DARPA мечтает радикально упростить проектирование чипов

Программа уже привлекла 15 компаний и 200 исследователей. Агентство DARPA перспективных исследований Министерства обороны США (Defense Advanced Research Projects Agency) запустило две исследовательские программы сроком на 4 года и стоимостью $100 млн. Целью проекта стали поиски пути, решений и инструментов для снижения барьера стоимости разработки чипов во всём их многообразии.

Кремниевая подложка с чипами, обработанная на линиях TSMC

Кремниевая подложка с чипами, обработанная на линиях TSMC

Подобные затраты оправданы для предельно массового производства, не говоря уже о сложности работ, которые доступны сравнительно небольшому кругу компаний-разработчиков. На сегодняшний день комплекс работ по разработке передовых однокристальных схем (SoC), включая подготовительные работы, дизайн, проверку проектов, прототипирование, верификацию инженерных образцов и исправление ошибок, оценивается в сумму около $300 млн, но уже через два года расходы на эти работы приблизятся к $500 млн. Проект DARPA призван существенно уменьшить эти затраты уже к 2020 году с наращиванием эффективности решений до 2022 года и в дальнейшем.

Инициатива ERI представлена в конце июня. Формально проект состоит из двух программ и входит в новую инициативу «Возрождение Электроники в США» под контролем Конгресса США (Electronics Resurgence Initiative, ERI). Агентство DARPA, как сказано выше, финансирует часть проекта в виде программ IDEAS и POSH. Она рассчитана на 5 лет и будет стоить $1,5 млрд. Программа POSH нацелена на создание открытых библиотек готовых к использованию блоков чипов, а программа IDEAS должна привести к появлению как открытых, так и коммерческих инструментов для автоматического дизайна и проверки схем, включая выполнение разводки печатных плат.

Динамика роста стоимости расходов на проектирование передовых SoC-чипов (DARPA)

Динамика роста стоимости расходов на проектирование передовых SoC-чипов (DARPA)

То, что сегодня делают избранные, сидя на мешках с деньгами, завтра смогут делать зелёные выпускники ВУЗов. В случае успеха, проектирование и последующие операции по изготовлению чипов и плат обещают оказаться настолько недорогими, что станет реальностью производство сложной, но мелкосерийной продукции. Нечто подобное сделано в мире программ, если вспомнить о распространении Linux. Или, например, для госорганов и военных можно будет выпускать недорогую, но при этом уникальную и защищённую электронику, что сегодня стоит нереальных денег. Было бы хорошо принести этот опыт в проектирование чипов.

В этот период созданные с помощью новых и открытых инструментов чипы по энергоэффективности и производительности пока не смогут соревноваться с решениями, спроектированными с помощью традиционных (закрытых) инструментов. Согласно предварительным планам, первыми плодами программ IDEAS и POSH можно будет воспользоваться в 2020 году. Но к 2020 году открытые инструменты обещают настолько улучшиться, что перестанут уступать закрытым и проприетарным решениям. От новых инструментов ожидают хотя бы половины от энергоэффективности и производительности чипов, созданных по классическим схемам.

Рост популярности к открытой процессорной архитетектуре RISC-V подтверждает курс на «окрытость» в отрасли

Рост популярности к открытой процессорной архитектуры RISC-V подтверждает курс на «открытость» в отрасли

Только проблема кроется также в адаптации проектов под конкретное производство. Без сомнения, DARPA задумала благое дело. Сегодня производители чипов используют либо уникальные «кремниевые» компиляторы, либо адаптированные компиляторы таких компаний, как Synopsys, Cadence или других разработчиков средств автоматического проектирования чипов. Универсального техпроцесса или одинаковых производственных линий нет. Как всё это будет сочетаться с открытыми библиотеками и открытыми инструментами, остаётся только догадываться. «Кремниевые» компиляторы для перевода электрической схемы в физические компоненты на кристалле могут быть условно двух типов: для стандартных (цифровых или логических) ячеек и для ячеек памяти (SRAM, MRAM или другого).


Оставить комментарий

Ваш email нигде не будет показан
Обязательные для заполнения поля помечены *

*

x

Ещё Hi-Tech Интересное!

Детские смарт-часы Lenovo Watch C оснащены камерой и приёмником GPS

В семействе носимых устройств Lenovo пополнение: представлены «умные» наручные часы Watch C, рассчитанные на малолетних пользователей. Разрешение составляет 240 × 240 пикселей. Гаджет оснащён дисплеем AMOLED квадратной формы размером 1,3 дюйма. Экран защищён от повреждений стеклом Gorilla Glass. Предусмотрена кнопка SOS для ...

Cadence и Micron о DDR5: 16-Гбит чипы появятся в 2019 году

На мероприятии TSMC в начале этого месяца компании представили дополнительную информацию как о стандарте в целом, так и о разработке решений на его базе. Ранее в этом году Cadence и Micron провели первую в отрасли публичную демонстрацию работы оперативной памяти ...